

## ⑫ 公開特許公報(A)

昭62-271569

⑤ Int.Cl.<sup>4</sup>H 04 N 5/66  
G 09 G 3/36

識別記号

1 0 2

庁内整理番号

7245-5C  
8621-5C

④ 公開 昭和62年(1987)11月25日

審査請求 未請求 発明の数 1 (全6頁)

⑭ 発明の名称 画像表示装置の駆動回路

⑰ 特 願 昭61-115079

⑱ 出 願 昭61(1986)5月20日

⑲ 発 明 者 林 田 敏 明 守口市京阪本通2丁目18番地 三洋電機株式会社内  
⑲ 発 明 者 武 貞 肇 守口市京阪本通2丁目18番地 三洋電機株式会社内  
⑲ 出 願 人 三 洋 電 機 株 式 会 社 守口市京阪本通2丁目18番地  
⑲ 代 理 人 弁 理 士 西 野 卓 嗣 外1名

## 明 細 書

1. 発明の名称 画像表示装置の駆動回路

2. 特許請求の範囲

(1) 複数の画素がマトリクス状に配置されたアクティブマトリクスパネルの各行及び各列を夫々所定周波数のクロックパルスにより選択して前記各画素を駆動してなる画像表示装置の駆動回路において、前記クロックパルスをカウントして2進カウント値及びその反転出力を導出するカウンタと、前記各行及び若しくは各列の両端に夫々接続され、カウンタ出力をデコードして前記各行及び若しくは各列に、前記クロックパルスに同期して順次シフトするパルスを発生せしめる一対のデコーダとを備える画像表示装置の駆動回路。

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明は液晶マトリクスパネル等の画像表示装置の駆動回路に関する。

(ロ) 従来の技術

第3図は液晶TV装置に用いられるアクティブ

マトリクス液晶パネルによる液晶表示装置の駆動回路を示す図であり、この様な回路は例えば特開昭57-41078号公報に記載されている。

同図において、アクティブマトリクス型の液晶パネル(1)はX方向にn列、Y方向にm行の画素を有し、m×n個のアモルファスシリコン(a-si)よりなるTFT(薄膜トランジスタ)(1a)及び液晶電極(1b)が図示の如くマトリクス状に接続され、各行(G<sub>1</sub>、G<sub>2</sub>…G<sub>m</sub>)及び各列(D<sub>1</sub>、D<sub>2</sub>…D<sub>n</sub>)は夫々、行ドライバ(2)及び列ドライバ(3)に接続されている。前記行ドライバはm段のシフトレジスタ(2a)及び出力回路(2b)により構成され、前記列ドライバはn段のシフトレジスタ(3a)、サンプルホールド回路(3b)及び出力回路(3c)により構成される。(4)は同期制御回路であり、水平同期信号(Hp)及び垂直同期信号(Vp)に基づいて、第1、第2スタートパルス(ST<sub>1</sub>)(ST<sub>2</sub>)及び第1、第2クロックパルス(CP<sub>1</sub>)(CP<sub>2</sub>)を作成する。

第4図は行ドライバの各波形を示す図であり同

AN

図(a)は映像信号を表わし、垂直同期信号(VP)及び水平同期信号(HP)が重畳されている。図中、 $T_1$ は垂直同期信号区間、 $T_2$ は垂直帰線区間、 $T_3$ は映像信号区間である。

シフトレジスタ(2a)には第4図(b)(c)に示す垂直同期信号に同期した第1スタートパルス(ST<sub>1</sub>)及び水平同期信号に同期した第1クロックパルス(CP<sub>1</sub>)が与えられ、各行G<sub>1</sub>、G<sub>2</sub>…には(d)(e)(f)に示す如く1H(1水平期間)ずつずらされた電圧波形が印加される。この電圧波形により水平帰線区間において各行のTF<sub>T</sub>(1a)を順次オンさせ各画素に液晶駆動電圧を印加する。

一方、列ドライバ(3)の各部波形は第5図に示すようになる。列ドライバは各1H区間において同じ動作をくりかえす。第5図(a)は $T_3$ における1H区間を引き延ばして描いた映像信号である。図中、 $T_4$ は水平同期信号区間及び水平帰線区間、 $T_5$ は映像情報の含まれる区間である。

シフトレジスタ(3a)には第5図(b)(c)に示

す水平同期信号に同期した第2スタートパルス(ST<sub>2</sub>)及びその周期 $c = T_s / n$ の周波数の第2クロックパルスが与えられ、シフトレジスタ(3a)の各段の出力には同図(d)(e)(f)に示すように順次 $c$ ずつずらされたパルスが出力される。サンプルホールド回路(3b)の各段は対応する各段の前記シフトレジスタの出力により制御され、該出力の立下りにより映像信号の電圧値をサンプルし次のサンプル時まで(1Hの間)ホールドする。出力回路(3c)はサンプルホールド回路の出力を受けて緩衝増巾し列電極を駆動する。

上述の液晶表示装置の製造工程中に液晶パネル内及び駆動回路内でのショート、或いは断線等の故障が発生すると、シフトレジスタは故障発生ライン以降のラインにシフトパルスを発生させることができなくなりパネル全体が動作不能となり歩留りを著しく低下させてしまう。

#### (ハ) 発明が解決しようとする問題点

本発明は上述の点に鑑み為されたものでありマトリクスパネル或いは駆動回路に故障が発生して

-3-

も正常にパネルを動作させ、歩留りを向上させることを目的とする。

#### (ニ) 問題点を解決するための手段

本発明はクロックパルスをカウントして2進カウンタ値及びその反転出力を導出するカウンタと、前記各行及び若しくは各列の両端に接続され、前記カウンタ出力をデコードして各行及び若しくは各列に前記クロックパルスに同期して順次シフトするパルスを発生せしめる一対のデコーダを備える。

#### (ホ) 作用

上述の手段によりマトリクスパネル或いはデコード内で故障が発生しても各行及び若しくは各列は両端から同一の信号が印加されているため正常に動作する。

#### (ヘ) 実施例

以下、図面に従い本発明の一実施例を説明する。

第1図は本実施例における液晶表示装置の駆動回路を示すブロック図であり、第3図と同一部分

には同一符号を付し説明を省略する。

同図において、(50)は同期制御回路(4)からの第1スタートパルス(ST<sub>1</sub>)により第1クロックパルス(CD<sub>1</sub>)のカウントを開始し、2進カウンタ出力(A)(B)を出力すると共に反転出力( $\bar{A}$ )( $\bar{B}$ )を出力する第1カウンタ、(51)(51)はこの第1カウンタ出力をデコードして、各行G<sub>1</sub>、G<sub>2</sub>…の左右に第1クロックパルス(CP<sub>1</sub>)毎に順次ハイとなるパルスを夫々、出力する第1デコーダ、(60)は前記同期制御回路(4)からの第2スタートパルス(ST<sub>2</sub>)及び第2クロックパルス(CP<sub>2</sub>)に基づいて2進カウンタ出力を出力する第2カウンタ、(61)(61)はこの第2カウンタ出力をデコードして各列D<sub>1</sub>、D<sub>2</sub>…の上下に第2クロックパルス(CP<sub>2</sub>)毎に順次ハイとなるパルスを夫々、出力する第2デコーダである。本実施例においては従来のシフトレジスタに相当する機能を2進カウンタ及びデコーダに置き換えている。よって、第1カウンタ(50)、第1デコーダ(51)及び出力回路(52)により行ドライバ(5)が構成され、第

-5-

-6-

2 カウント(60)、第2デコーダ(61)、サンプルホールド回路(62)及び出力回路(63)により列ドライバ(6)が構成される。そして、前記第1、第2デコーダ(51)(61)、出力回路(52)(63)及びサンプルホールド回路(62)は液晶パネル(1)と同一基板上に且つ同一工程でエーSITFTにより形成される。

第2図に第1デコーダの具体的回路と共に行ドライバの動作を説明する。第1カウンタ(50)からの2進カウント出力(A)、(B)及びそれらの反転出力( $\bar{A}$ )( $\bar{B}$ )の各ラインと各行 $G_1$ 、 $G_2$ …とがマトリクス状に交叉しており各行にはANDゲートを構成する2個のTFTが直列に配されている。更に各行には負荷TFT( $T_0$ )~( $T_{15}$ )が接続され、その出力には出力回路(52)が各行毎に接続されている。

今、カウンタ出力が“00”のとき、(A)(B)が共に“0”で( $\bar{A}$ )( $\bar{B}$ )が共に“1”となり、TFT( $T_1$ )( $T_2$ )( $T_4$ )( $T_5$ )がオンとなるため、行( $G_1$ )のみがローとなる。次に、カウンタ出力が

-7-

信号ラインをまたいだ2ヶ所を切断することによりライン欠陥を点欠陥に変えることができる。

次にデコーダ側で故障が発生した場合について述べる。まずカウンタからのコード信号ラインとデコーダのANDゲートのラインとの間でショートした場合は、ANDゲートのライン配線をコード信号ラインの両側で切断すれば、もう一方のデコーダからの出力の供給により故障を来ささない。また、ANDゲートのラインのどこで断線しても前述同様にもう一方のデコーダの出力で補償できる。

更に、デコーダのコード信号ライン上で断線が発生しても、コード信号はマトリクスの上下から供給されているため動作に支障を来ささない。

更にコード信号ライン上で、2ヶ所で断線が起きた場合、その2点間に存在するANDゲートラインに対応する出力回路の出力ラインをレーザー等で切断すれば、故障ラインはオープンとなり他方のデコーダからの信号で駆動できる。

尚、上述の如くデコーダのマトリクスの上下か

“01”のとき(A)(B)が共に“0”で( $\bar{A}$ )( $\bar{B}$ )が共に“1”となりTFT( $T_2$ )( $T_4$ )( $T_7$ )がオンとなるため、行( $G_2$ )がローとなる。このようにカウンタ出力が順次インクリメントしていくと、順次次の行がローとなって選択され、次段の出力回路で反転増巾されてその行の液晶パネル内のTFTが駆動される。

そして、全ての行の駆動が終了し、次のスタート信号により第1カウンタ(50)がリセットされると、次のフレームの走査が開始される。

尚、第2図ではデコーダ(51)及び出力回路(52)を左側の分しか示していないが実際は第1図の如く左右対称に配されており、1つの行は左右から同じ信号により駆動される。

従って、液晶パネル(1)の走査ラインがどこか1ヶ所で断線があってもライン両側から信号が供給されているためライン全体に信号が供給され表示は完全に行なわれる。また、アクティブマトリクスの中で走査ラインと信号ラインがどこかでショートした時には、その部分を走査ライン上で

-8-

らコード信号を印加する方法は、同様に列ドライバのデコーダ(61)に適用できることは明白である。

#### (ト) 発明の効果

上述の如く本発明に依れば、製造工程中にマトリクスパネル或いは駆動回路内で断線或いはショート等の故障が発生してもほとんど支障なく動作させることができるため、従来の駆動回路にシフトレジスタを用いたものに比べて大巾に歩留りを向上させることが可能となる。

#### 4. 図面の簡単な説明


第1図は本発明一実施例における液晶表示装置の駆動回路を示すブロック図、第2図は第1デコーダの具体的回路図、第3図は従来の駆動回路を示す図、第4図は行ドライバの要部波形図である。

(1)…液晶パネル、(4)…同期制御回路、(2)(5)…行ドライバ、(3)(6)…列ドライバ、(51)(61)…デコーダ、(52)(63)…出力回路


-9-

-10-


第1図




第2図




第3図



第4図



第5図



手 続 補 正 書 (方式)

昭和62年5月18日

特 許 庁 長 官 殿

1. 事 件 の 表 示

昭和61年特許願第115079号

2. 発 明 の 名 称

画像表示装置の駆動回路

3. 補正をする者

事件との関係 特 許 出 願 人

名 称 (188) 三 洋 電 機 株 式 会 社

4. 代 理 人

住 所 守 門 市 京 阪 本 通 2 丁 目 1 8 番 地

三 洋 電 機 株 式 会 社 内

氏 名 (8886) 弁 理 士 西 野 卓 嗣

(外1名)

連絡先: 電話 (東京) 835-1111 特許センター駐在 中川

5. 補正命令の日付 (発送日)

昭和62年4月28日

6. 補正の対象

・明細書の「図面の簡単な説明」の欄。

7. 補正の内容

・明細書第10頁第15行の記述を

「示す図、第4図は行ドライバの要部波形図、第5図は列ドライバの要部波形図である」と補正する。

以 上



西 野 卓 嗣 (印)